PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-334206

(43) Date of publication of application: 17.12.1993

(51)Int.Cl.

G06F 13/00 G06F 13/36

(21)Application number: 04-139429

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

29.05.1992


(72)Inventor: MATOBA TSUKASA

(54) INTERFACE CONTROLLER

(57)Abstract:

PURPOSE: To attain the performance of a computer, and to increase a data processing unit by reducing a power consumption due to a bus driving for converting a bus signal, and generated heat accompanying it, at the time of transferring data through a bus.

CONSTITUTION: A bus signal polarity judging circuit 5 compares the polarity of a bit column constituting transmission data with the polarity of the bus signal of a bus 3 at the time of transmission, and outputs an inversion flag signal F when the number of bits inverting the polarity of the bus signal corresponding to the transmission data is larger than the number of non-inversion bits. A transmission data polarity inversion circuit 6 inverts the bit column of the transmission data according to the inversion flag F outputted from the bus signal polarity judging circuit 5, and outputs the transmission data to the bus 3. A



reception data polarity inversion circuit 7 receives the bus signal corresponding to the transmission data transferred from the bus 3, inverts the bus signal according to the inversion flag F, and prepares reception data.

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-334206

(43)公開日 平成5年(1993)12月17日

技術表示箇所

13/36	G 0 6 F 13/00	(51)Int.Cl.*	
310 A	301 S	識別配号	
, 9072—5B	3 0 1 S 7368—5B	庁内整理番号	
		FΙ	

審査請求 未請求 請求項の数2(全 8 頁)


(74)代理人 弁理士 鈴江 武彦	(74)代理人		
社東芝青梅工場内			
東京都青梅市末広町2丁目9番地 株式会			
的場可	(72)発明者		
神奈川県川崎市幸区堀川町72番地		平成4年(1992)5月29日	(22)出願日
株式会社東芝			
000003078	(71)出題人 000003078	特願平4—139429	(21)出願番号

(54)【発明の名称】 インターフェース制御装置

(57)【要約】

【目的】本発明の目的はバスを通じてデータを転送するときに、バス信号を変換するためのバス駆動による消費電力およびそれに伴う発熱量を削減し、結果的にコンピュータの高性能化およびデータ処理単位の増大化を図ることができるインターフェース制御装置を提供することにある。

【構成】バス信号極性判断回路5は、送信時に送信データを構成するビット列の極性とバス3のバス信号の極性を反転とを比較し、送信データに応じてバス信号の極性を反転するピット数が非反転ビット数より大きい場合に反転フラグ信号Fを出力する。送信データ極性反転回路6は、バス信号極性判断回路5から出力される反転フラグ信号Fに応じて、送信データのビット列を反転しバス3に出力する。受信データ極性反転回路7は、バス3により転送される送信データに応じたバス信号を受信し、反転フラグ信号Fに応じてバス信号を反転して受信データを生成する。



0 6

「計画米の馬姐」「お話・】

【請求項1】 送信装置からの送信データを受信装置に 伝送するバス手段と、

送信時に前記送信データを構成するビット列の極性と前記バス手段のバス信号の極性とを比較し、前記送信データに応じて前記バス信号の極性を反転するビット数が非反転ビット数より大きい場合に反転フラグ信号を出力する信号極性判断手段と、

この信号極性判断手段から出力される前記反転フラグ信号に応じて、前記送信データのビット列の極性を反転す 10名送信データ極性反転手段と、

この送信データ極性反転手段から出力される前記送信データの極性に応じたバス信号を前記バス手段を通じて受信し、前記信号極性判断手段から出力される前記反転フラグ信号に応じて前記バス信号の極性を反転して受信データを生成する受信データ極性反転手段とを具備したことを特徴とするインターフェース制御装置。 【請求項2】 送信装置からの送信データを受信装置に

【請求項2】 送信装置からの送信データを受信装置に 転送するバス手段と、

送信時に前記送信データを構成するビット列の極性と前送信時に前記送信データを構成するビット列の極性と前記バス手段のバス信号の極性とを比較し、前記送信データに応じて前記バス信号の極性を反転するビット数が非反転ビット数より大きい場合に有意の反転フラグ信号を出力する信号極性判断手段と、

この信号極性判断手段から出力される前記有意の反転フラグ信号に応じて前記送信データのビット列の極性を反転し、また有意でない前記反転フラグ信号に応じて前記送信データのビット列の極性をそのまま維持する送信データ極性反転手段と、

この送信データ極性反転手段から出力される前記送信データの極性に応じたバス信号を前記バス手段を通じて受信し、前記信号極性判断手段から出力される前記有意の反転フラグ信号に応じて前記バス信号の極性を反転して受信データを生成し、また有意でない前記反転フラグ信号に応じて前記バス信号の極性に対応する受信データを生成する受信データ極性反転手段とを具備したことを特徴とするインターフェース制御装置。

【発明の詳細な説明】

[1000]

【産業上の利用分野】本発明は、特にデータ送受信を行なうバス信号線からなるインターフェース回路を制御するインターフェース制御装置に関する。

40

[0002]

【浜来の技術】浜来、コンピュータシステムでは、CPUやメモリ等の回路間をバスにより接続し、このバスを通じてデータ(アドレスも含む)の送吸信が行われている。バスは、データのビット幅に応じた信号繰数のバス幅を有する。

【0003】ところで、バスによりデータを転送すると、バスドライバにより、データのビット列の横柱に応

50

たべス信号の極年を反転する。即ち、名べス信号が論プベン 10.0分様に、例えば8ピットのデータを転げる場合に、ビット別の5ピット分が論理レベル、1.6分析が表されて、ビット別の5ピット分が論理レベル

"1"であれば、その5ビット分に対応する各バス信号を編理レベル"0"から編理レベル"1"に淡核(反射)することになる。

【0004】このようにデータ転送時に、バスドライバにより各バス信号を変換して駆動する場合に、データのビット数に比例してバスドライバの消費電力およびそれに伴う回路内の発熱量が増大する。

[0005]

【発明が解決しようとする課題】従来のコンピュータシステムにおいて、データをバスにより転送するときに、バスドライバにより、データのピット列の極性に応じてバス信号の極性を反転する必要形がある。このため、ボータのビット数に比例してバスドライバの消費電力およびそれに伴う回路内の発熱量が増大する傾向がある。

【0006】特に、システムの高性能化およびデータ処理単位の増大化を図る場合に、バスによりデータ転送時に、システム内の消費電力や発熱が増大化し、最悪の場合にはシステムの動作に支障を来すこともある。

20

【0007】本発明の目的は、バスを通じてデータを転送するときに、バス信号を変換するためのバス駆動による消費電力およびそれに伴う発熱量を削減し、結果的にコンピュータの高性能化およびデータ処理単位の増大化を図ることができるインターフェース制御装置を提供することにある。

[8000]

30

【課題を解決するための手段】本発明は、送信側回路と受信側回路とを接続したバスによりデータの転送を行なうインターフェース制御装置において、送信データに応じてバス信号の極性を反転するビット数が非反転ビット数より大きい場合に反転フラグ信号を出力する信号極性判断手段、反転フラグ信号に応じて送信データのビット列を反転してバス手段に出力する送信データ極性反転手段および反転フラグ信号に応じてバス信号を反転して受良および反転フラグ信号に応じてバス信号を反転して受信データを生成する受信データ極性反転手段を備えた装置である。

【0009】
【作用】本発明では、信号極性判断手段は、送信時に送信データを構成するピット列の極性とバス手段のバス信号の極性とを比較し、送信データに応じてバス手段のバス信号の極性とを比較し、送信データに応じてバス信号の極性を反転するに吹ト数が非反転ビット数より大きい場合に反転フラグ信号を出力する。送信データ極性反転手段は、信号極性判断手段から出力される反転フラグ信号に応じて、送信データのビット列を反転しバス手段に出力する。受信データを性反転手段は、バス手段により転送される送信データに応じたバス信号を受信し、信号極性判断手段から出力される反転フラグ信号に応じてバス信号を反転して受信データを生成する。

8

[0010]

【実施例】以下図面を参照して本発明の実施例を説明す

ブロシ 例に係わるバス信号極性判断回路 5 の具体的構成を示す わる送信データ極性反転回路 6 および受信データ極性反 制御装置の構成を示すプロック図、図2は同実施例に係 【0011】図1は同実施例に係わるインターフェー 路7の具体的構成を示すプロック図、 図5は同実施例の動作を説明するためのフローチ ク図、図4は同実施例の動作を説明するための概 図3は同実施

【0012】本装置は、図1に示すように、送信側回路(L21)1と受信側回路(L21)2とをバス3により接続した構成からなる。バス3は、送信データTDの 転して受信側回路2に転送する。 タTDのビット列の極性に応じて各バス信号の極性を反 ビット数に応じた複数のバス信号線からなり、送信デ

て、ビット列の所定ビットを反転する回路である。 5から出力される反転フラグ信号Fの論理レベルに応じ 列(例えば8ビット)において、バス信号極性判断回路 ュータのCPUから出力される送信デー を有する。送信データ極性反転回路 6 は、例えばコンピ 信データ極性反転回路6およびバス信号極性判断回路5 【0013】送信側回路1は、 本発明の要旨に係わる送 タTDのビッ 7

20

路2の受信データ極性反転回路7に出力する。 路6に出力すると共に、制御信号線4を通じて受信側回 断回路5は、反転フラグ信号Fを送信データ極性反転回 ビット数が非反転ビット数より大きい場合に、論理レベル"1"の反転フラグ信号Fを出力する。また、反転す るビット数が非反転ビット数以下であれば、潅圧レベル し、送信データTDに応じてバス信号の極性を反転する 【0014】バス信号極性判断回路5は、バス3のバス信号極性と送信データTDのビット列の極性とを比較 "0"の反転フラグ信号Fを出力する。バス信号極性判

30

信号Fに応じてバス3を通じて転送されるバス信号の極信号Fに応じてバス3を通じて転送されるバス信号の極性を反転して、送信データTDに対応する受信データR Dを生成する回路である。 【0015】受信データ極性反転回路7は、反転フラグ

タ極性反転回路7は、具体的には図2に示すように、論 【0017】送信データ極性反転回路6は、送信デー 【0016】送信データ極性反転回路6および受信デー ト回路群から構成されている。 Ø

40

第1の入力端子には反転フラグ信号Fが入力されて、各 びレジスタ9からなる。EXオア回路8-0~8-7は、各 数の排他的論理和回路(E Xオア回路)8-0 ~8-7 およ 各ビットTD0~TD7が入力される。レジスタ9は、 Dの各ビットTD0~TD7に対応して設けられた複 Xオア回路8-0 2の入力端子にはそれぞれ対応する送信データTDの -8-7からの出力信号を保持しバス3

> 力信号に対応する各バス信号BD0~BD7を受信側回路2に転送すると共に、バス信号極性判断回路5に出力 018]バス3はEXオア回路8-0

タRDを出力する。 ア回路10-0~10-7から送信データTDの各ビットTD0~TD7に対応する各ビットRD0~RD7の受信デー 10-0~10-7からなる。 D7が入力される。受信データ極性反転回路7はEXオ 2の入力端子にはそれぞれ対応するバス信号BD0~ 10-0~10-7からなる。EXオア回路10-0~10-7は、各第 1の入力端子には反転フラグ信号Fが入力されて、各第 【0019】受信データ極性反転回路7はEXオア回路

10

ア回路20-0~20-7と出力側のオア回路72との間に、論理ゲート回路群が設けられて、バス信号BD0~BD7の各極性と送信データTDのビットTD0~TD7の各極性とを比較する。この比較結果により、バス信号BD0~BD7の極性を反転するビット数が非反転ビット数より大きい場合に、論理レベル"1"の反転フラグ信号Fを出力し、反転するビット数が非反転ビット数以下であれば論理レベル"0"の反転フラグ信号Fを出力す ° 9/1 3に示すように、論理ゲート回路群から構成されている。即ち、バス信号極性判断回路5は、入力側のEXオ 【0020】バス信号極性判断回路5は、具体的には図

力信号L10, L32, L54, L76をEXノア回路80-0~80-7の各第1の入力端子に出力する。アンド回路40-0~40-34、それぞれの出力信号H10, H32, H 54, H76をE 結子に出力する。 の2個のEXオア回路20-0~20-7の各出力信号を入力と 20-0~20-7を4グループに分割した場合に、各グルー 設けられている。オア回路30-0~30-3は、それぞれの出 【0021】具体的な回路構成としては、E オア回路30-0~30-3およびアンド回路40-0~40-3が H76をEX/ア回路80-0~80-7の各第2の入力 メオア回路

の入力端子に出力する。一方、アンド回路60-0~60-5は 路60-6~60-8は各出力信号をオア回路70の第1~第3 力する。 各出力信号をオア回路71の第1~第6の入力端子に出 ンド回路60-0~60-8の各入力端子に出力する。 321, H541, H761を、図3に示すように、 タ50-0~50-3により反転された各出力信号H101, H 信号H10,H32,H54,H76および各インバー 【0022】アンド回路40-0~40-3は、それぞれの出力 アンド回

路72の第1の入力端子に出力する。 ア回路71の出力信号が入力されて、出力信号をオア回 2の入力端子にはオア回路70の出力信号が入力され 子に出力する。アンド回路91は第2の入力端子にはオ ンド回路90の第1~第4の入力端子に出力する。ナン ド回路90は出力信号をアンド回路91の第1の入力端 【0023】 EXノア回路80-0~80-7は各出力信号をナ オア回路72は第

50

【0024】次に、同実施例の動作を説明する。 【0025】まず、例えばCPUから送信データ 出力信号である反転フラ グ信号Fを出力す

出力する。 TD7の各極性とを比較し、比較結果に応じて論理レベ テップS 5)。即ち、送信前のバス3の各バス信号BD0~BD7の各極性と送信データTDのビットTD0~ バス信号極性判断回路 5 は極性判断処理を実行する 送信側回路1に供給されると(図5のステップS1)、 "1"または論理レベル"0"の反転フラグ信号Fを

想定する。 の名癥柱はLD6,LD7が論理レベル"0"で、他のビットLD0~LD5が全て論理レベル"1"であると 【0026】ここで、図4(A)に示すように、送信の各バス信号BD0~BD1の犠牲は全て論理レベル ..0.: であり、送信データTDのビットTD0~TD7 送信前

非反転ビット数UPは「2」である。したがって、この例では、反転すべきビット数CPの方が非反転ビット数 Ubより大きくなる。 転すべきビット数 (バス信号数) Cbは「6」であり、 【0027】ところで、送信前の各バス信号BD0~BD7の中で、ビットTD0~TD7の各極性に応じて反 20

状態を示す)により、「C b > U b 」のときには、論理レベル "1"の反転フラグ信号Fを出力する(ステップ S 3 ONO, 理ゲート回路群の動作(図4(A)にゲート回路の出力 【0028】バス信号極性判断回路5は、図3に示す論 S 4) 。

れたこ 219 ス3は、送信前の状態に対して2ビットのTD7, TD 号BD0~BD7を受信側回路2に転送する。即ち、バ Fに応じて、送信データTDのビットTD0~TD7の名極性を反転する(ステップS5)。これにより、バス3は、図示しないバスドライバにより、ビットTD0~ 【0029】送信データ極性反転回路6は、バス信号極性判断回路5からの論理レベル"1"の反転フラグ信号 TD7の各極性に応じた「11000000」のバス信 相当するバス信号BD7,BD6の反転駆動がなさ とになる。

性反転回路7は、図4(A)に示す送信データTDのビ 信号極性判断回路 5 からの論理レベル "1"の反転フラグ信号ドに応じて反転する。これにより、受信データ極 じて受信したバス信号BD0~BD7の各極性を、バス 0 ~RD7を生成し(ステップS6)、例えばコンピ タの入出力装置に転送する。 О З 0】受信データ極性反転回路7は、バス3を通 TD7の各極性に対応する受信デー Ø R D μ

各極性はTD1, TD0が論理レベル"0"で、他のビ 各バス信号BD0~BD7の極性が「1111100 【0031】一方、図4 (B) に示すように、送信前の トTD2~TD7が全て論理レベル"1"であると想 送信データTDのビットTD0~TD7の

ット数Cbは非反転ビット数Ub以下である。 ビット数C bは「1」であり、非反転ビット数U bは で、ビットID0~ID1の各極性に応じ 2】送信前の各バス信号 したがって、この密では、 反転すべきど て反転すべき

るため、論理レベル"0"の反転フラグ信号Fを出力す 図3に示す論理ゲート回路群の動作(図4 (B) にゲート回路の出力状態を示す)により、「Cb≦Ub」とな る (ステップS3のYES, 【0033】したがって、バス信号極性判断回路5は、 S 7)

10

Fに応じて、送信データTDのビットTD0~TD7の各極性を反転せずにそのままレジスタ9にセットする。 これにより、バス3は、ビットTD2に対応するバス信号BD2の極性のみを反転して、ビットTD0~TD7 の各極性に応じた「11111100」のバス信号 【0034】送信データ極性反転回路6は、バス信号極性判断回路5からの論理レベル"0"の反転フラグ信号 8)。 $0 \sim B$ D7を受信側回路2に転送する(ステ ВD

"0"の反転フラグ信号Fに応じて、バス3を通じて受信したバス信号BD0~BD7の各極性に対応する受信データRD0~RD7を生成する(ステップS9)。これにより、受信データ極性反転回路7は、図4(B)に示す送信データTDのビットTD0~TD7の各極性に 対応す 【0035】受信データ極性反転回路7は、論理レベル "0"の反転フラグ信号Fに応じて、バス3を通じて受 る受信データRD0~RD7を生成する。

0~BD7の極性を、送信データIDに応じて反転すべきピット数Cbが、非反転ビット数Ubより大きい場合には、論理レベル"1"の反転フラグ信号Fに応じて、送信データIDのビット列ID0~ID7の各極性を反転させる。これにより、バス3では、反転した送信デー のバス信号のみを反転する駆動(バスドラ が実行される。 タTDに応じて非反転ビット数Ubに相当するビット数 【0036】このようにして、送信前の各バス信号BD BD7の極性を、送信データTDに応じて反転すべ イノベルこ ٦

30

するため、ビット数に比例したバスドライバの消費電力 およびそれに伴う発熱量を大幅に削減することが可能と ト数Ubに相当するビット数のバス信号のみを反転駆動 なる。 【0037】したがって、従来では反転すべきビット数 bに応じたバス信号の反転駆動に対して、非反転ビ હ

40

【0038】なお、受信データ極性反転回路7により、バス3からのバス信号から送信データTDに相当する受信データを再生するために、ビット数Cbに対応する反 転動作が必要である。しかし、受信データ極性反転回路 電力量は極めて少ない。 7は例えばLSIから構成されており、バスドライバと 論理ゲート回路群による反転動作に伴う消費

【0039】一方、反転すべきビット数Cbが非反転ビ

50

がって、バス3では、送信データTDに応じて反転ビット数Cbに相当するビット数のバス信号のみを反転する ット数UP以下の場合には、送信データTDのビット列TD0~TD7は反転せずにそのまま使用される。した 駆動が実行されるだけである。

【発明の効果】以上詳述したように本発明によれば、 [0040]

も、消費電力およびそれに伴う発熱量の増大化による支 障の発生を防止することができる。 およびデータ処理単位のビット数の増大化を図る場合で とができる。したがって、バス信号の反転を駆動するための消費電力およびそれに伴う発熱量を大幅に減少させ 【発明の効果】以上詳述したように本発明によれば、例えばコンピュータシステムにおいて、複数ビットの送信データをバスを通じて受信側に転送するときに、送信データにバス信号の極性を反転するビット数を削減するこ ることが可能となる。これにより、システムの高性能化 *

* 【図面の簡単な説明】

【図1】本発明の同実施例に係わるインター Н ス制

<u>図</u> 御装置の構成を示すプロック図。 【図2】同実施例に係わる送信データ極性反転回路およ び受信データ極性反転回路の具体的構成を示すプロック

的構成を示すブロック図。 【図3】同実施例に係わるバス信号極性判断回路の具体

【図4】同実施例の動作を説明するための概念図。

【図5】同実施例の動作を説明するためのフローチャー

10

【符号の説明】

受信データ極性反転回路。 信号極性判断回路、 6…送信データ極性反転回路、 7… 1…送信側回路、 2…受信側回路、3…バス、5…バス

[図2]

